'다 비켜!' … 걸림돌 없이 전자 질주하는 트랜지스터 나왔다

2022-04-13 13:47

POSTECH 노용영 교수팀, 할로겐 음이온 혼합해 P형 트랜지스터 개발
“문턱전압 0V 달성…성능 높으면서도 이력현상 없어”

연구팀 사진 왼쪽부터 POSTECH 박사과정 휘휘주(Huihui Zhu), 화학공학과 노용영 교수, 박사과정 아오리우(Ao Liu) 씨 / POSTECH 제공

우리들 일생활을 윤택하게 해주는 3대 가전 중 하나인 로봇청소기는 편리하기는 하지만 방 문턱이 큰 장애물 중 하나다.

신나게 돌아가다가도 그다지 높지 않은 문턱에도 걸리기 때문.

전류가 흐르는 트랜지스터에도 이와 비슷한 문턱전압이 존재한다.

전압이 문턱전압을 넘기만 하면 트랜지스터의 출력단 저항이 급격히 낮아지며 전류가 쉽게 흘러, 문턱전압을 낮추면 트랜지스터의 성능을 높일 수 있게 된다.

POSTECH(포항공과대학교, 총장 김무환) 화학공학과 노용영 교수와 박사과정 휘휘주(Huihui Zhu)·아오리우(Ao Liu) 씨 연구팀은 삼성디스플레이㈜와 함께 문턱전압이 0볼트(V)인 페로브스카이트 P형 반도체 트랜지스터를 개발했다.

그림1. 연구에 사용된 MASnI3 기반 페로브스카이트 박막트랜지스터 전기적 성능 (a) 박막트랜지스터 구조 (b) 할로겐 음이온 공정에 따른 박막트랜지스터 성능 (c) 이력현상. 각 부문마다 10개의 트랜지스터 평균 (d) Forward/reverse 전압 스캔에서 계산된 정공 이동도. 각 부문마다 10개의 트랜지스터 평균 (Inset: 이동도 변화 비율: (μRev−μFor)/μRev×100%, μFor=Forward 스캔 이동도, μRev=Reverse 스캔 이동도) /     POSTECH 제공
그림1. 연구에 사용된 MASnI3 기반 페로브스카이트 박막트랜지스터 전기적 성능 (a) 박막트랜지스터 구조 (b) 할로겐 음이온 공정에 따른 박막트랜지스터 성능 (c) 이력현상. 각 부문마다 10개의 트랜지스터 평균 (d) Forward/reverse 전압 스캔에서 계산된 정공 이동도. 각 부문마다 10개의 트랜지스터 평균 (Inset: 이동도 변화 비율: (μRev−μFor)/μRev×100%, μFor=Forward 스캔 이동도, μRev=Reverse 스캔 이동도) / POSTECH 제공

전기 전도성이 뛰어난 할로겐화물 페로브스카이트는 트랜지스터의 성능을 획기적으로 높일 수 있는 소재로 주목을 받아왔다.

그러나, 이 소재는 이온 이동으로 인해 결함이 생길 뿐만 아니라, 결함을 낮출 수 있는 ‘유기스페이서’ 라는 유기물의 크기도 제한적이어서 발전이 더뎠다.

그림2. 할로겐 음이온 공정에 따른 MASnI3 박막 분석 (a) 박막 표면 이미지 (b) X-선 회절 분석 (cs) Cl 2p X-선 회절 분석 (d) 홀 이동도와 정공 농도. 각 부문 5개 박막 평균 / POSTECH 제공
그림2. 할로겐 음이온 공정에 따른 MASnI3 박막 분석 (a) 박막 표면 이미지 (b) X-선 회절 분석 (cs) Cl 2p X-선 회절 분석 (d) 홀 이동도와 정공 농도. 각 부문 5개 박막 평균 / POSTECH 제공

연구팀은 트랜지스터의 안정성을 높이기 위해 할로겐 음이온(요오드-브로민-염소)을 혼합함으로써 메틸암모늄-주석-요오드(MASnI3) 반도체층을 만들었다.

이 반도체층을 이용해 만들어진 트랜지스터는 이력현상이 나타나지 않으면서도 높은 성능과 뛰어난 안정성을 보였다.

그림3. MASnI3 페로브스카이트 박막트랜지스터의 이력현상과 요오드 공격자점 분석 (a) 스캔 속도에 따른 요오드 기반, 요오드/브로민/염소 기반 박막트랜지스터 성능 (b) I 3d3/2 X-선 광스펙트럼 (c) MASnI3와 MASn(I/Br)3에 따른 할로겐 음이온과 요오드 공격자점 사이 상호작용 세기 (d) 염소 음이온의 요오드 공격자점 패시베이션 효과     / POSTECH 제공
그림3. MASnI3 페로브스카이트 박막트랜지스터의 이력현상과 요오드 공격자점 분석 (a) 스캔 속도에 따른 요오드 기반, 요오드/브로민/염소 기반 박막트랜지스터 성능 (b) I 3d3/2 X-선 광스펙트럼 (c) MASnI3와 MASn(I/Br)3에 따른 할로겐 음이온과 요오드 공격자점 사이 상호작용 세기 (d) 염소 음이온의 요오드 공격자점 패시베이션 효과 / POSTECH 제공

연구 결과, 트랜지스터는 20cm2V-1s-1 이상의 높은 정공 이동도와 1,000만 이상의 전류 점멸비를 기록했을 뿐만 아니라, 문턱전압이 0V에 이르렀다.

문턱전압이 0V인 페로브스카이트 P형 트랜지스터는 전 세계에서 최초다.

특히, 소재를 용액으로 만들어, 문서를 찍어내듯이 간단히 인쇄하는 것만으로 저렴하게 트랜지스터를 제작할 수 있도록 했다.

그림4. 페로브스카이트 박막트랜지스터의 구동 안정성과 인버터 (a) 요오드 기반과 요오드/브로민/염소 기반 박막트랜지스터의 연속적 on/off 스위치 시험 (b) 바이어스에 대한 문턱전압 변화 (VGS=VDS=−12V) (c-) 페로브스카이트/IGZO 인버터 사진 (d) 전압 transfer (e) 게인 / POSTECH 제공
그림4. 페로브스카이트 박막트랜지스터의 구동 안정성과 인버터 (a) 요오드 기반과 요오드/브로민/염소 기반 박막트랜지스터의 연속적 on/off 스위치 시험 (b) 바이어스에 대한 문턱전압 변화 (VGS=VDS=−12V) (c-) 페로브스카이트/IGZO 인버터 사진 (d) 전압 transfer (e) 게인 / POSTECH 제공

이번 연구를 통해 연구팀은 페로브스카이트 트랜지스터의 성능을 낮추는 이력현상의 주요 원인이 이온 이동이 아닌 소수 캐리어(minority carrier) 트랩에서 비롯함을 증명했다.

문턱전압을 낮춤으로써 전자와 정공의 움직임을 방해하지 않아 전류가 원활히 흐르도록 한 것이다.

나아가, 개발된 페로브스카이트 P형 트랜지스터와 인듐-갈륨-아연-산소(IGZO) N형6) 반도체 트랜지스터를 결합해 성능이 높은 상호보완적 단일 칩 인버터를 인쇄공정으로 제작하는 데 성공했다.

이번 연구성과는 향후 OLED 디스플레이 구동회로, 수직 적층형 소자의 P형 트랜지스터, 인공지능 연산을 위한 뉴로모픽 컴퓨팅 등의 전자회로에 적용될 수 있는 기술로 학계의 이목을 모은다.

한편, 국제 학술지 ‘네이처 커뮤니케이션스(Nature Communications)’ 에 게재된 이번 연구성과는 한국연구재단 중견연구사업과 삼성디스플레이의 지원을 받아 이뤄졌다.

지난해 POSTECH 연구팀과 삼성디스플레이㈜는 이 연구로 이미 국내외 특허를 출원했다.

home 황태진 기자 tjhwang@wikitree.co.kr